科学研究 - 让耗时耗资的LSI开发“民主化”，搭建国际网络培育下一代技术人才

随着人工智能（AI）的快速发展和需求扩大，以大规模集成电路（LSI）为代表的尖端半导体技术开发竞争日益激烈。然而，当前状况是LSI的设计开发既耗时又耗资，除大型科技企业外难以参与，技术人才培养也进展缓慢。东京大学研究生院工学系研究科的小菅敦丈副教授，正在致力于推进实现短期、低成本、人人都能开发LSI的“LSI民主化”，以激活日本国内半导体技术开发，并培养青年人才。

小菅敦丈
东京大学研究生院工学系研究科副教授

生成式AI需求导致开发竞争激化
通过ASPIRE培养青年研究人才

计算机与智能手机所使用的半导体芯片，是支撑现代社会生活与经济的关键技术，被称作“产业之米”。半导体芯片包含以硅作为原材料制成的存储器、负责运算处理的集成电路（IC）、大规模集成电路（LSI）以及超大规模集成电路（VLSI）等。这些不仅搭载于IT设备，还搭载于工业机械、汽车、家电产品等广泛产品中，极大地推动了社会和人类生活的发展。

近年来，全球范围内半导体芯片研发竞争日趋激烈。其背景包括生成式AI的快速发展与需求激增、物联网（IoT）的普及，以及供应链动荡、为应对地缘政治风险而不断提升的经济安全保障关注度等。与此同时，LSI的设计开发持续走向高端化、复杂化，研发成本也大幅上涨。因此，资源有限的高校等研究团队很难持续开展LSI研发工作。在此背景下，东京大学的小菅敦丈副教授正借助日本科学技术振兴机构（JST）尖端国际联合研究推进项目（ASPIRE），致力于提高半导体芯片设计开发效率和降低研发成本。

ASPIRE项目旨在让日本的研究者加入世界顶尖研究网络，通过国际学术交流促进“国际人才环流”。该项目推动日本研究者参与AI、半导体、生物等国家规划重点领域的前沿研究国际网络，同时构建一套培育可在全球大展身手的青年研究者的人才成长机制（图1）。为搭建与目标国家和地区的国际合作研究网络，项目要求日方研究团队必须派遣青年研究者赴海外开展研究。

图1　ASPIRE项目以激活国际人才环流、推进联合研究为目标，支持推动日本研究者参与前沿研究国际网络、培育青年研究者，并通过强化人脉联系，为参与、构建可持续的国际合作网络奠定基础。

LSI设计日趋高端复杂化
技术人才短缺成为全球性课题

小菅与LSI的结缘始于童年。他表示：“我上小学低年级时，正值家庭游戏机的萌芽阶段。在接触红白机、Game Boy、PlayStation的过程中，切身感受到支撑这些设备的电子元器件性能不断提升。”而真正促使他下定决心正式投身LSI研究的契机，是智能手机的问世。智能手机不同于以往的功能手机（老式移动电话），作为可以联网的便携设备走入大众生活，而堪称其“心脏”的正是LSI。

小菅在ASPIRE项目中提出的核心目标是实现“LSI民主化”。半导体制造工艺的微细化提升了芯片性能，但与此同时，设计规则也急剧增加，用于设计与验证的PDK（工艺设计包）工具、用于实现设计高效化与自动化的EDA（电子设计自动化）工具，也不断升级，变得愈发复杂。

除此之外，开发AI程序等软件，只要掌握Python等编程语言，中学生就可以完成，但LSI开发不仅要完成设计，还必须试制半导体芯片，因此十分耗费时间与成本。据称单次试制花费千万日元的情况也不少见。

小菅指出：“日本的LSI设计技术人才正在不断减少，这已经成为半导体产业的瓶颈。原因之一是集成电路相关的教育需要投入大量资金与时间。”学习IC的学生减少并非日本独有的趋势，美国电气电子工程师学会（IEEE）也将其视作一项亟待解决的课题。

小菅希望，将过去因成本高昂、仅有少数研究者与企业才能开展的LSI研发，转变为广大研究者均可低成本推进的工作，以此促进创新成果的产出，同时降低IC技术人才的培养门槛。谈及发展前景，他表示：“如果LSI民主化持续推进，除AI之外，还有望实现与量子技术、生物技术等领域的跨学科协作，在各个领域催生创新成果。”

采用超小规模制造设备
1天内完成IC设计与芯片试制

对于ASPIRE项目的技术路线，小菅做出如下设想：日本拥有擅长缩短半导体芯片制造周期、降低制造成本的研究团队，但在开发可实现自动化设计的EDA工具方面实力不足。而美国的优势在于积累了开源EDA工具“Open EDA”的大量技术经验。因此，项目计划依托ASPIRE搭建由各国顶尖研究者组成的国际人才环流网络，共享各方技术优势，力争构建一套一站式支撑从设计到制造、实现短交期与低成本的研发平台（图2）。

图2　小菅ASPIRE项目所构建的“LSI民主化”国际人才环流网络（截至2023年度）。CGLA是在半导体芯片内将运算单元与存储器就近布置，最大限度减少数据传输，从而降低功耗的架构。AgileX是文部科学省项目中设置在东京大学内的革新性半导体技术研究基地。

具体举措的要点之一是预先制作半导体芯片的通用基础平台。以此为基础，以半定制、半订购的形式进行试制。半导体芯片存在大量可复用的通用模块，通过复用这些通用模块能够压缩成本。

此外，通过使用被称为迷你晶圆厂（Minimal Fab）的超小规模半导体制造设备，使设计的半导体芯片能够在短期内制造。半导体芯片一般在大型洁净室（防尘室）中制造，而迷你晶圆厂仅需会议室大小的小型洁净空间，即可完成芯片制造。

迷你晶圆厂不适合量产，但能在短期内试制样品，因此也适合学生实验。设置在东京大学本乡校区的迷你晶圆厂，可在一天内完成IC设计，一天内完成半导体芯片试制。据称这是全球罕见的研究设施（图3）。

图3　东京大学内搭建的半导体芯片试制装置。该装置可连贯、快速完成IC的设计、试制与评测，能够大幅缩短试制周期、削减试制成本。

在美国拓展研究人员网络
组建三国团队覆盖全部技术环节

在推进ASPIRE项目的过程中，小菅随同赴美的青年研究人员于2024年前往斯坦福大学访学约一年。他一边学习利用Open EDA开展芯片设计的技术经验，一边积极举办研讨会与活动，以此拓展研究人员人脉网络，促进与硅谷企业的交流。

据称，与已商业化的EDA工具相比，Open EDA可用功能有限，在维护与使用方式上存在特有的难点。它并不像商用工具那样配备易于操作的功能，因此使用Open EDA进行设计时，必须充分掌握其操作方法。此外，美国研究生的出身国等背景多样，所需要的支持和学习环境也并非千篇一律。因此，如何搭建便于所有人使用的环境，同时推进Open EDA的应用，成为课题之一。斯坦福大学已经积累了攻克这类使用门槛的相关经验。

然而，这些经验大多并未形成书面文档，也没有封装成工具对外提供。小菅回顾道：“部分问题依靠人工解决，这类经验作为隐性知识积累在一线现场，却没有以论文的形式留存下来。我切实感受到，这些隐性知识汇聚成庞大的集体智慧，支撑着斯坦福大学的人才培养工作。”

小菅在美国访学的2024年，正是AI大语言模型（LLM）取得重大发展的时期。借助飞速进化的AI实现自然语言处理，有望助力开发者将设计构想落地实现。小菅表示：“AI的进步或将降低半导体芯片设计开发的门槛，推动创新的加速到来。”据悉，已有青年研究者发表论文，介绍利用AI使用Open EDA的相关研究成果。

2025年度，除与擅长架构开发的斯坦福大学继续开展联合研究外，研究团队完成重组，还加入了在存储器与数字电路实现方面具备优势的韩国研究力量，以及在模拟电路、传感器电路领域拥有研究实绩的庆应义塾大学、东京科学大学。各方共享经验，制定了开发利用生成式AI的开源设计自动化框架“ÅGI（Å-class LSI Generator Infrastructure）”的方针（图4）。

图4　小菅研究项目力争实现的开源设计自动化框架“ÅGI（Å-class LSI Generator Infrastructure）”的概念。tcl是一种语法简洁的脚本语言，在此处作为硬件描述语言使用。RTLRTL 指面向半导体芯片寄存器之间的数据传输进行考量的设计方式。

日方团队负责架构探索、数字电路设计、三维设计以及模拟电路设计。美方团队承担硬件描述语言的自动生成工作，韩方团队负责存储器以及设计优化技术的开发。通过三国团队的联合研究，全面覆盖LSI开发的各项技术环节，力争实现对成本的削减。

借助AI攻克全球性课题
通过国际交流培养下一代人才

据称，小菅当初申请ASPIRE项目的背后，源于他的危机感——日本的人才培养工作或许正陷入停滞。通过该项目，他学习了斯坦福大学与硅谷的人才环流模式，并认识到：日本在制造领域发展顺利，但在芯片设计与软件开发方面，美国处于领先地位。这一认知推动了后续的联合研究。小菅表示：“日美双方各自夯实自身的核心研究方向，才能做到互相尊重，从而让联合研究得以持续开展。”

另一方面，随着LSI微细化推进，设计对象呈指数级增加，设计开发也变得更加困难，即便是斯坦福大学也在此面临困境。此外，在台湾、韩国、新加坡听取意见后，也认识到这是全球性共同课题，从而看到了通过活用AI来攻克这一难题的新方向。

从培养下一代研究者的观点来看，学生之间开展活跃交流也很重要。同年龄段的研究者更容易拥有共同的课题意识，通过交流，能够吸收各自研究室中电路设计等相关的隐性知识。

2026年7月，作为ASPIRE项目的一环，在东京大学举办了由韩国科学技术院（KAIST）、东京大学、庆应义塾大学、东京科学大学研究者参加的“KTT（KAIST-Tokyo-Tsinghua）研讨会”（Tsinghua为清华大学）。该研讨会的特征是，从企划运营、会场布置到午餐安排，全部由学生负责完成。小菅也在学生和青年研究者时代筹办过国际研讨会，并凭借这类经历结识了众多海外研究者（图5）。